人物專訪／材料系陳錦山特聘教授　銅製程撼動IC產業

【秘書處訊】穿戴式產品是近年最火熱的話題，原本安置在家裡桌上的電子產品，一一像是照了縮小燈一樣，被放進包包、放進口袋，甚至戴在手上，你看見所有的電子產品都變小變薄了，而你沒看見的，裝載在外殼裡的元件更是經歷一場變革，那是一個縮小到以奈米計算的領域，那是一個差之毫釐、失之千里的製程，在那個無法以肉眼看清、小之又小的環節中，有著本校材料系陳錦山特聘教授的重要研究成果。

擁有英國劍橋大學博士學位的陳錦山教授任教於本校剛滿20載，專長為微電薄膜製程（Microelectronic Thin-Film Processing）、穿透式電子顯微鏡（Transmission Electron Microscopy）、奈米技術（Nanotechnology）。陳教授多次與國際學者交流，包括曾獲劍橋大學邱吉爾學院海外院士（Overseas Fellow）、政府補助赴美國伊利諾大學香檳校區進行研究，也曾至俄羅斯托木斯克國立大學針對化學薄膜感測器進行雙邊成果分享，並與以色列特拉維夫大學有密切的學術交流。

陳教授近年的研究專注在積體電路（IC）銅製程，並執行多件科技部與工研院等研究計畫。陳教授解釋，銅的熔點高、電阻率低、電致遷移抵抗力高、產量豐富、價格低廉，故2000年後，採用銅取代鋁做為積體電路之導線已漸成主流。只是，雖然銅製程的優點多，但高活性的銅很容易擴散到矽質電晶體材料裡面，造成電子元件的失效。因此必須在兩者之間置入功能性的積層薄膜，例如在銅與矽晶（或介電層）之間沉積一層金屬性的擴散阻障層，以防止二者相互產生化學反應，能提高積層薄膜與元件的可靠性。這項成果是提升電子晶片效能、降低功率消耗與尺寸微小化的重要關鍵技術。

要把積體電路持續縮小與提升處理速度，除了把晶片本身之內連接導線變細至奈米之外，也要把單晶片系統（System on Chips; SOC）裡之晶片與晶片間的導線變短，因此3D-IC垂直打線設計也將取代2D-IC平面打線設計成為主流技術。陳教授也正在研發直通矽晶穿孔（Through-Silicon Via, TSV）的關鍵技術，TSV就如同是3D-IC的訊號高速電梯，透過垂直導線來整合晶圓堆疊，而這些寬度僅5微米（相當於頭髮直徑100微米的二十分之一）、深度達50微米之TSV導線也同樣須藉助銅製程製作，可以想見，將這些填充技術都完成在這樣狹小深峻的孔洞中是多大的挑戰。

整個半導體產業就像一大塊拼圖，有賴各種專業技術整合、運用，銅製程改變了半導體產業的面向與產能價值，金屬化薄膜則鞏固了銅製程的效能，當所有技術微縮到微米／奈米的世界，小小一層薄膜都能影響關鍵技術的成敗，在這些愈做愈小的體積電子元件中，看見的是陳錦山教授投入的心血與成就。

材料系陳錦山特聘教授於本校任教20年，專長為微電薄膜製程、穿透式電子顯微鏡、奈米技術。（照片／材料系提供）